【模拟CMOS集成电路设计】带隙基准（Bandgap）设计与仿真（基于运放的电流模BGR）

前言

  此次设计，使用电流镜结构为基础的 $Bandgap$ 来满足设计指标，主要目标是在结构简单的前提下满足设计指标要求，本文供学习参考。
  关于 $BGR$ 的基础，可以看【笔记：模拟MOS集成电路】带隙基准（基本原理+电流模+电压模电路详解）

  文末附带核心管支路关键参数计算方法

工程文件&部分参数计算过程，私聊~

一、 设计指标

  本次设计指标，如表1所示

  (*线性调节率指输出基准电压随直流VDD的变化率，电源电压从电路正常工作的最小电压起到额定电源电压为止)

指标分析：

  本次Bandgap设计，选用的工艺是 $TSMC18\mu m$工艺，采用运放结构为基础，设计参数要求电源抑制 $PSR<-50dB$ ，如果不考虑具体电路，可以通过提升运放增益、减小BGR输出阻抗和Cascode结构提升PSR性能。
  以减小 $BGR$ 输出阻抗提升 $PSR$ 为例进行电路设计，此时 $PSR$ 和整体功耗相互折中，一方面是运放增益尽可能大，另一方面是因为低的输出阻抗会需要大的电流偏置，如果PSR要求放宽，功耗可以迅速下降。
考虑到功耗指标，对电流进行分配，自偏置电流镜两支路共分配 $10\mu A$，运放分配 $80\mu A$，两路核心管分别分配 $10\mu A$ ，剩余电流分配给输出级。
  本次设计电源电压 $3.3V$，对于TSMC18工艺，$“pmos3v”$ 晶体管， NMOS器件，选取 $“nmos3v”$ 晶体管。
优化措施也有很多，比如更换运放结构、采用Cascode层叠电流镜和单位增益的运放输出buffer等，都可以显著降低PSR然后减小功耗，但是电路会复杂一丢丢。

二、 电路分析

  通过对表1的指标分析，搭建的电路如图2.1所示。

   $BGR$ 原理此处不再赘述，关于 $BGR$ 的基础，参考:

    【笔记：模拟MOS集成电路】带隙基准（基本原理+电流模+电压模电路详解）

  另一个电路结构是采用cascode电流镜的结构：

    【模拟CMOS集成电路设计】带隙基准（Bandgap）设计与仿真（基于cascode电流镜的电流模BGR）

  这种方案的功耗会小很多，此次设计中，因为运放增益相对不高，并没有把“基于运放结构的BGR”优势完全发挥出来，最常见的优化措施，放文章末尾了。下面继续本次设计，输出电压可以表示为：

  对上式求导，得到

  典型情况下，$\partial V_{BE}/\partial T\approx -2mV/K$，令$\partial V_{ref}/\partial T=0$，选取合适的$N$值，可以得到$R_1/R_4$的关系；然后在$VB$节点应用$KCL$，设定核心管的静态电流$I_Q$，便可解的具体的$R_1{R}_3$的具体值；最后根据输出电流镜的复制比$M$，乘以静态电流$I_Q$，得到输出支路电流$I_{out}$，最终的参考电压是$I_{out}{R}_4$。至此得到$BGR$所有设计参数。
  更详细计算过程，看第六部分内容~。

三、 仿真

3.1仿真电路图

3.2仿真结果

(1)运放增益

  通过 $ac$ 仿真，仿真得到运放的增益为$58.637dB$，仿真结果如图3.1所示。

(2)基准温度系数仿真

  通过 $dc$ 仿真，将温度从$-25$~$125℃$进行扫描，观察输出波形，温度特性良好，基准温度系数：$TCV=\frac{V_{max}-V_{min}}{V_{ref}\times (T_{max}-T_{min})}\times 10^6=8.46ppm/C$，测试结果如图3.3所示。

(3)瞬态启动仿真

  通过 $tran$ 仿真，通过图3.4，该电路可正常启动。

(4)静态电流仿真

  通过 $tran$ 仿真，电路稳定时，所有支路的总电流，$209\mu A$。

(5)线性调整率仿真

  通过 $dc$ 仿真将电源电压从 $03.3V$ 进行扫描，在正常工作电源电压下，测量输出线性调整率：$S_{LINE}=\frac{V_{max}-V_{min}}{V_{ref}}\times 100\%=1.03mV/V$

(6)电源抑制PSR仿真

  通过 $ac$ 仿真，在电源电压加小信号波动，观察输出，测量$PSR$，通过图3.5可知，在低频为$PSR=-50.8dB$，最高$PSR=-19.4dB$。

四、仿真结果汇总

  本次$Bandgap$设计，通过仿真测得相关参数，结果汇总如表2所示。

五、总结

  本次Bandgap设计，通过基于运放结构的电路模BGR，因为最终要压低$PSR$，所以减小了负载电阻，为了实现特定输出电压，需要进一步提升输出电流，因此功耗有些高，如前所示，优化措施也有很多，
  （1） 更换运放结构实现更大的增益；
  （2） 采用 $Cascode$ 层叠电流镜复制电流，有效提升$PSR$；
  （3） 运放和电流镜栅极之间插入单位增益的运放输出 $buffer$ 如图所示。

六、附件(参数计算+工程文件)

  私聊~