《计算机组成原理》期末复习题节选

第三章–存储系统

3.1 存储器性能指标

核心公式：

• 存储容量=存储字数*字长 ，存储字数表示存储器的地址空间的大小，字长表示一次存取操作的数据量.
• 数据传输率=数据宽度/存储周期

1、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元是:

解答：32位是4B,半字是2B,16MB是2^(24)B = 2^(23)B

2、若按某存储器存储周期为250ns,每次读出16位，该存储器的数据传输率是( ).

解答：数据宽度/存储周期 ，数据宽度 2B / 25010-9 = 810^6B/s

3、设机器字长为64位，存储容量为128MB，若按字寻址，它可寻址的单元个数是( )

解答：8B, 2^(27) /2^ (3) = 2^(24)B = 16M

4、在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns,设Cache和主存同时访问，若希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率是多少.

100x+1000(1-x)<=100*(1+15%)

3.2 主存储器

问题区

1. 某一SRAM其容量为1024*8位,除电源和接地端外，该芯片的引脚最小数目为( ).

2、某存储器容量为32K*16位，则(地址线，数据线， )

地址线：
数据线

3、若RAM中每个存储单元为16位,则下面所述正确的是( )

A. 地址线16位
B. 数据线 16位
C 指令长度 16位

9、某一DRAM芯片，采用地址复用技术，其容量为1024*8位,除电源和接地端外，该芯片的引脚数最少是( )（读写控制线为2根）

15、已知单个存储体的存储周期为110ns,总线传输周期为10ns,采用低位交叉编址的多模块存储器时，存储体数应( )

16、一个四体并行交叉存储器，每个模块的容量是64K*32位，存取周期为200ns,总线周期为50ns,下述说法中()是正确的。

A 200ns CPU能提供256位二进制
B 200ns ,CPU 能提供128位二进制
C 50ns，CPU能提供32位二进制

17、某机器采用四体低位交叉存储器，现分别执行下述操作，读取6个连续地址，重复80次，读取8个连续地址，重复60次，时间比为：

19、 假定用若干16K8位的存储芯片组成一个64K8位的存储器，芯片各单元采用交叉编址方式，则地址BFFFH所在的芯片最小地址为( )

22、某容量为256MB的存储器由若干4M*8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是( )

24、某计算机使用四体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）为8005,8006,8007,8008,8001,8002,8003,8004,8000,则可能发生访存冲突的地址对是( )

答案区

1、2^10 + 8 + 1 + 2 = 21 根 (1是片选线，2是读写控制线)
2、2^15 15根地址线，16根数据线
3、地址线，RAM的存储单元个数与地址线有关
9、2^ 10 10/2 + 8 + 行列选通2 + 读写选通2 = 17
15、110ns/10ns = 11
16、一个存储周期内连续访问4个模块 32位4 = 128
17、(6-1)(T/4)+T = 2.25T (80-1)2T + 2.25T = 160.25T
（8-1）（T/4）+T = 2.75T
(60-1)*2T+2.75T = 120.75T
160.25:120.75 = 4:3

19、64K8位/16K8位 = 4 低两位片选信号 ，BFFF最低两位11 所以 0003H
22、4M*8位的芯片数据线应为8根，地址线22根，又采用复用，所以11+8
24、8004和8000都对应0号，所以会冲突