vivado 配置

配置

配置指的是将特定应用数据加载到 FPGA 器件的内部存储器的进程。

赛灵思 FPGA 配置数据储存在 CMOS 配置锁存 (CCL) 中，因此配置数据很不稳定，且在每次 FPGA 器件上电后都必须重

新加载。

赛灵思 FPGA 器件可通过配置引脚，自行加载存放于外部非易失性存储器件的配置数据。而且还可以用外部智能源配

置器件，外部智能源包括：

•

微处理器

• DSP 处理器

•

微控制器

•

个人计算机 (PC)

•

单板测试器

板级规划应首先考虑配置方面，以简化配置和调试工作。

每个器件系列都提供有配置用户指南 [ 参照 38] ，是用户了解各种所支持的配置模式和它们在引脚数、性能与成本上的

平衡等详细信息的主要资源。

单板设计技巧

在电路板设计过程中，很重要的一点在于考虑好哪些接口和引脚将用于在配置外协助调试功能。例如，赛灵思建议您

确保 JTAG 接口访问通畅，即便该接口不是主要配置模式时也应如此。 JTAG 接口让您能够检查器件 ID 和器件 DNA 信

息，您也可使用该接口在原型设计阶段实现间接闪存编程解决方案。

此外，如 INIT_B 和 DONE 等信号对 FPGA 配置调试至关重要。 INIT_B 信号有多个功能。它用于提示上电初始化的完

成，并能在遇到 CRC 错误时指出。赛灵思建议您采用 LED 驱动器和上拉电阻来将 INIT_B 与 DONE 信号连接至 LED 。请

参阅配置用户指南 [ 参照 38] 获得建议的上拉电阻值。

原理图检查表 [ 参照 52] 包含这些推荐及其他关键建议。通过这些表来识别和检查受推荐的板级引脚连接。