哈尔滨学网页设计/优化服务内容

1.微程序控制器的组成：指令译码器、微地址寄存器（输出和暂存控制信息），时序电路、最核心的部件是控制存储器（只读ROM组成）—用来存储微指令

2.突发读写·：比如说突发地址为8，那么只需要一个地址，就会送入8个的存储单元。

3.微指令格式：（控制域+下一条微指令的地址）
微指令控制域的编码方式分为垂直型和水平型以及字段译码法
垂直编码类比机器指令的格式格式为（控制域+操作对象）

• 水平型编码指令格式会很长，字段译码法常用：将互斥的控制信号分到同一个字段，避免冲突
• 字段译码法容易出错的地方:每一个字段下需要多加一个nop信号表示表示当前字段为0，因此在计算指令字段时需要考虑这个因素

4.移码和补码的表示的范围是一样的，移码在整个范围都是和真值呈线性正比关系的，移码小的真值也小，补码只有在单独的正的方向或者负的方向上才与真值呈线性正比，但是要注意，以8位移码和补码为例，能表示的范围是-128到+127，负数比正数多一位，当-128由补码表示或者移码，对其取相反数会导致溢出

5.磁盘的平均旋转延迟时间也叫等待时间，指读写的扇区到旋转到磁头下方所用的时间，通常选用磁盘旋转一周所用时间的一半

6.奇偶校验码一般看1的奇偶数

7.机器指令和微指令的关系：一条机器指令由多条微指令构成，一条微指令由一组微操作序列组成，一条微指令对应一个节拍

8.磁盘的磁记录方式

RZ归零制：0正脉冲，1负脉冲
NRZ不归零制：只有只有0和1改变才变化
NRZ1见1就变不归零制：只有遇到1才发生变化
FM调频制：只有记录1时中间电流才会发生变化，每记录一个数电流就会发生变化
MFM改进调频制：只有记录两个或者两个以上连续的才在电流的起始位发生变化

9.cpu的两大组成部件：数据t通路DP(包括ALU)+CU(控制器，负责顺序实现指令规定的操作)

10.易混淆

cpu周期（机器周期）：完成一个子周期的时间，若干个节拍组成一个cpu周期
子周期：构成指令周期
指令周期：执行一条指令所用的时间，所有的指令周期都包括取值子周期和执行子周期

微操作：cpu的基本操作，不可再分的操作
微命令：控制微操作的控制信号，多个微命令（控制信号）完成一个微操作
微指令：由一组微操作序列构成

节拍周期：T表示，与微操作对应，完成一个微操作所用的时间，cpu时钟周期的倒数
cpu周期（机器周期）：若干个节拍周期组成一个cpu周期，用M表示

11.取指周期（取主存）过程：
指令存储在主存中，先从pc中获得指令在主存中的地址，然后用这个地址在主存中取出指令，放入数据寄存器，pc已经指向下条地址了，再将数据寄存器的指令放入指令寄存器

12.PUSH R0压栈指令，将寄存器R0的内容压入堆栈，首先取指令（略），将R0的数据放入数据寄存器，堆栈在主存中，指向新栈顶，SP=SP-n（n是依次压栈的字节数），然后得到新栈顶地址，将栈顶地址SP传给地址寄存器，最后将数据寄存器的内容写入由保存在地址寄存器中的地址所在的主存单元

13.CALL (X)执行子程序指令，子程序调用也会借用堆栈，分为两个步骤，先保护断点，将断点地址压入堆栈同时标志位psw也要压入堆栈，再执行子程序，子程序执行完执行RET返回指令，弹出断点地址，接着执行断点后的程序

• 第一步：SP=SP-n，指向新栈顶，再将断点地址（存放在pc里）传送到数据寄存器，获取栈顶地址，将SP的地址传递给地址寄存器，根据地址寄存器的内容访问主存将数据寄存器的psw等其他信息写入主存
• 第二步：转移地址，从当前子程序地址转移到原来的地址，从指令寄存器里读取当前指令并传送到地址寄存器，再通过这个地址找到主存中存放的子程序首地址送到数据寄存器，再将首地址地址从数据寄存器送到pc

14.RET子程序返回，执行完子程序以后返回到断点前正在执行的程序，首先从sp中获得断点地址以及psw等等信息，将断点地址信息传送到地址寄存器，地址寄存器根据sp内容访问主存，获得断点地址，传送到数据寄存器，在送到pc中执行，栈顶指针sp指向的新栈顶，sp=sp+n

15.RAID0不具备容错功能

16.多级系统的类型之一是大规模并行处理系统（MPP）超级计算机系统，主要用于科学计算，商务环境，还可以用于数据仓库，

17.IO地址的编址方式：独立编制（存储器映像）和统一编制
前者指cpu将io和主存处于同一个地址空间，就是将主存中划分一部分空间给io，这种方式可以不用区分io和对主存的指令，缺点是地址扩充会受到限制.
后者指分别对io和对主存的访问设计指令，两者处于不同的地址空间，io主要有in和out指令

18.cpu对io设备的管理（输入输出技术）：程序查询方式，中断方式，DMA方式（直接存储器存取），io通道方式。

• 程序查询方式：软件+硬件，最简单的管理方式，需要有io接口的硬件支持，cpu直接控制每一个io设备，直接对接io设备的任务请求，但处理的同时限制了cpu的办事效率，一般适用于小型机，和各种中低速设备的处理

• 中断方式：相较于程序查询，cpu将大部分时间花在对io设备的查询上，中断方式允许cpu只在io设备提出中断请求且准备就绪时，cpu才中断当前程序，转而处理中断请求。任何需要由cpu直接处理的程序都可以成为中断源，中断方式可以实现cpu与io设备的并行工作，硬件自检和故障恢复，实现多任务处理。
  中断流程：信息保护-中断源识别（内中断不可屏蔽）-设中断屏蔽字（改变中断源的优先级）-中断允许（允许中断嵌套）-中断服务-中断禁止-信息恢复-中断返回

• DMA方式：由于中断方式下对于处理大量的中断任务或者高速外设的批量数据传输，会导致cpu一直处于中断下处理io的请求，于是DMA产生了。DMA方式就是由io接口控制器直接处理io设备的请求，不需要经过cpu，io接口控制器取代cpu成为总线主设备，在系统总线上进行数据传输
  如何处理与cpu的总线竞争？
  （1）周期挪用方式，在cpu不直接占用总线，或者在cpu处于指令移码等等阶段不占用总线是，DMA控制器就占用一个时钟周期用来进行io设备数据块的传输，这种方式最常用，不耽误cpu的工作时间，高速计算机常采用
  （2）存储器分时方式（交替访存方式），将一个时钟周期划分为上片和下片，CPU和DMA轮流使用
  （3）停止CPU方式，当DMA占用总线时，CPU需要等待DMA处理完任务将总线控制权归还时，CPU才可以使用总线
  （4）扩展时钟周期方式，以欺骗cpu的方式扩展原本时钟周期的长度依次达到长时间占用总线处理完任务的目的

• IO通道方式：DMA的逻辑扩展方式，IO设备有自己的IO处理器，也就是通道控制器，取代cpu完成io提出的请求，常用于大型计算机系统中对大规模io设备的管理
  io通道的三种类型：选择通道（独占性强，每次允许一个设备的数据传输，适用于高速设备），数组多路通道（以数据块为基本传输单位，交叉轮流对多个设备进行数据传输，适用于中低速设备，效率最高），字节多路通道（以字节为基本传输单位，比如光电机）

19.中断频率：中断时间间隔的倒数

20.在计算机内部衡量速度时一般将MB看作10⁶,在衡量容量时，一般是2²⁰。